Февраль 15th, 2022 
raven000 Taiwan Semiconductor Manufacturing Co. сообщила свежие детали о своём 10-нм техническом процессе на устроенном симпозиуме в Соединенных Штатах. Объявленные характеристики для техпроцесса были немного менее принципиальными, чем обсуждаемые, но, главным курсом усовершенствований считается повышение насыщенности расположения транзисторов сравнивая с новыми технологиями компании.
Технический процесс 10 hm TSMC (CLN10FF) повысит насыщенность транзисторов на 110 % сравнивая с технологией 16 hm FinFET+ (CLN16FF+), по данным TSMC. Сравнивая с наиболее современной модификацией 16-нм техпроцесса TSMC, частый потенциал CLN10FF увеличится на 20 % при прежнем энергопотреблении, а употребление энергии укатёт на 40 % при подобной проблемы и тактовой частоте чипсета.
В «чистой» комнате производственного комплекса TSMC
Разработка 10-нм технологии изготовления микросхем проходит по проекту; на своём симпозиуме TSMC показала 300-мм подложку с 256-Мбайт накопленными схемами памяти SRAM, обработанную по обозначенному техпроцессу.
Так как 16-нм нормы изготовления TSMC применяют межблочные объединения, изолирующие слои и контакты от 20-нм техпроцесса, то и объемы микросхем, произведённых по CLN16FF/CLN16FF+, подобны габаритам чипов, разработанных по технологии 20 hm (CLN20SOC). 16-нм техпроцессы TSMC применяют не менее современные транзисторы с отвесно размещенным затвором (fin field effect transistor, FinFET), что повышает частый потенциал и понижает потребление произведённых накопленных моделей. Но себестоимость микросхем, произведённых по 16-нм технологиям в пересчёте на чипсет и на триод, выше, чем у чипов, разработанных по 20-нм техпроцессу.
Принимая во внимание особенности 16-нм технологий TSMC, и ценообразования компании, главной задачей 10-нм процесса считается повышение насыщенности транзисторов на треугольный мм площади. Последнее понизит себестоимость микросхем в пересчёте на единицу продукции и на триод. Впрочем повышение насыщенности на 110 % (не менее чем вдвое) отличный итог, это ниже, чем повышение в 2,25 раза, которое оглашалось прошлым летом. Изменение определенных данных технического процесса говорит о том, что разработка всё еще идёт.
Промышленный комплекс TSMC
В обозримые кварталы TSMC рассчитывает установить оснащение для квалифицированного изготовления микросхем с применением 10-нм технологии в одном из существующих производственных комплексов. Тестовое изготовление ожидается начать в заключительной четверти 2015 года. Во 2-м квартале 2016 организация рассчитывает приступить к сооружению целиком новой производства, которая потом будет выполнять накопленные модели по технологии 10 hm. Предполагается, что 10-нм процесс будет использоваться для глобального изготовления микросхем в 2017 г.
Раньше в 2018 году TSMC рассказала, что 10-нм технический процесс будет долгожителем и будет применен для изготовления самых различных микросхем долгое время.
Интересно, что организация TSMC не стала повествовать, какие превосходства обретут 10-нм микросхемы, если у нее получится ввести применение литографских сканеров, работающих в спектре EUV (extreme ultraviolet — распространение с протяженностью волны 13,5 hm). Судя по всему, картина с доступностью EUV-сканеров, экономически действенных для глобального изготовления накопленных моделей, пока остаётся смутной.
Опубликовано в рубрике 
